当前分类： 电子/通讯类
问题：用与非门等设计全加法器。（华为）...
查看答案
问题：错误指示掉话要改哪些参数...
问题：那种排序方法最快? (华为面试题) ...
问题：给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现（实际上就是化简）...
问题：2) 请分别说出26帧复帧和51帧复帧分别承载哪些逻辑信道？...
问题：3) 请描述FCCH、SCH、BCCH、AGCH、PCH、RACH、SDCCH、SACCH、FACCH信道的作用。...
问题：画p-bulk 的nmos截面图。（凹凸的题目和面试）...
问题：3) 发射驻波比大于规定值会造成什么后果？...
问题：1) 无线信号在空中传播时会出现一些问题，如：路径衰耗（Path Loss）、多径衰落（Multipath Fading）、阴影效应（Shadowing）等，请回答如何解决或尽可能将这些因素带来的负面影响降到最低？...
问题：太底层的MOS管物理特性感觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence,Synopsys, Avant，UNIX当然也要大概会操作。...
问题：基尔霍夫定理的内容是什么？（仕兰微电子）...
问题：5) 简述一下波瓣宽度定义...
问题：1) GSM系统中定义了哪些逻辑信道？...
问题：6) 列出SDCCH掉话的原因（三种以上）...
问题：4) 说出几种切换失败的原因。...
问题：4) 减小T3212后对网络会产生一些什么影响?...
问题：2) 频率多重复用的特点有那些？...
问题：写异步D触发器的verilog module。(扬智电子笔试) module dff8(clk , reset, d, q); input clk; 写异步D触发器的verilog module。（扬智电子笔试）module dff8(clk , reset, d, q);ｉｎｐｕｔ clk;ｉｎｐｕｔ reset;ｉｎｐｕｔ [7:0] d;output [7:0] q;reg ...
问题：GPRS中，CS1～CS4的编码方式？...
问题：用VERILOG或VHDL写一段代码，实现10进制计数器。（未知）...
