设A=[6*8-2],B=6*8-2,C=”6*8-2”,属于合法表达式的是( )。A.A+BB.B+CC.A-CD.C-B

题目

设A=[6*8-2],B=6*8-2,C=”6*8-2”,属于合法表达式的是( )。

A.A+B

B.B+C

C.A-C

D.C-B


相似考题
更多“设A=[6*8-2],B=6*8-2,C=”6*8-2”,属于合法表达式的是( )。 A.A+BB.B+CC.A-C### ”相关问题
  • 第1题:

    8-2 试画题8-1图所示各杆的轴力图。


  • 第2题:

    【填空题】(8-2)Java语言中,访问控制权限最严格的是()。


    private;public;protected

  • 第3题:

    习题8-2:1; 3; 6; 7; 10


    调速阀能量损失发热

  • 第4题:

    习题册上的习题8-2:6,7。


    library ieee;use ieee.std_logic_1164.all;entity tristate is port(en,din:in std_logic; dout:out std_logic);end tristate;architecture art of tristate is begin process(en,din) beginif en='1' then dout else dout'Z';end if;end process;end art;library ieee;use ieee.std_logic_1164.all;entity tr1_buf8 is port(din:in std_logic_vector(7 downto 0); en:in std_logic; dout:out std_logic_vector(7 downto 0));end tr1_buf8;architecture art of tr1_buf8 is begin process(en,din) begin if(en='1') then dout else dout end if; end process; end art;library ieee;use ieee.std_logic_1164.all;entity bidir is port(a,b:inout std_logic_vector(7 downto 0); en,dir:in std_logic);end bidir;architecture art of bidir is signal aout,bout:std_logic_vector(7 downto 0); beginprocess(a,en,dir) begin if((en='0') and (dir='1')) then bout else bout end if; b end process; process(b,en,dir) begin if((en='0') and (dir='0')) then aout else aout end if; a end process; end art;

  • 第5题:

    教材P80: 4-1,4-2,4-3,4-4,4-6,4-7 教材P111: 6-2 教材P121: 7-2,7-9 教材P138: 8-1,8-2


    参考答案1